TSMC는 글로벌 EUV의 약 50-56% 점유. 중국산 노광장비(SMEE) 보유 0대. 2026 Q4 High-NA EUV 첫 양산 도구 수령 예정, 본격 도입은 2029년으로 연기.
TSMC는 장비 보유 수량을 공식 공개하지 않음. 아래 수치는 ASML SEC 공시 + 글로벌 점유율 50-56% + fab capa 역산으로 추정.
| 모델 | 보유 | 단가 | 지원 노드 | 현황 |
|---|---|---|---|---|
| EXE:5000 (1세대) | 1대 | €270M ($295M) | R&D — A14·A13 후보 | Hsinchu R&D 센터 (2024 도착) |
| EXE:5200B (2세대) | 0대 → 1대 (Q4 2026) | $380M | 1.4nm 이하 | Q4 2026 첫 양산 도구 수령 (Hsinchu) |
| EXE:5200C (3세대) | 0대 | ~$420M | 1.4nm/1.0nm | 2027 출시 예정, TSMC 양산 도입 2029+ |
| 모델 | 보유 (추정) | 단가 | 지원 노드 | WPH |
|---|---|---|---|---|
| NXE:3400B (1세대 양산) | ~30대 | $100-120M | N7+/N6 | 125 |
| NXE:3400C (1.5세대) | ~50대 | $130-140M | N5/N4 | 135 |
| NXE:3600D (2세대) | ~60대 | $140-160M | N5/N4/N3 | 160 |
| NXE:3800E (3세대) | ~60대 (증설 중) | $180M | N3/N2/A14 | 230 (Q1'26) |
| EUV Low-NA 소계 | ~200대 | — | — | — |
| 모델 | 보유 (추정) | 단가 | 지원 노드 | 주요 용도 |
|---|---|---|---|---|
| NXT:1980i | ~40대 | $50-60M | 10nm/7nm | 구형 노드 보강 |
| NXT:2000i | ~30대 | $70-80M | 7nm/5nm | 크리티컬 layer |
| NXT:2050i | ~30대 | $65-85M | 5nm/3nm | 중간 크리티컬 |
| NXT:2100i | ~20대 (증설 중) | $80-100M | 3nm/2nm | 비-EUV 크리티컬 layer |
| ArFi 소계 | ~120대 | — | — | — |
| 모델 군 | 보유 (추정) | 지원 노드 | 주요 용도 |
|---|---|---|---|
| NXT:1470 (ArF Dry) | ~80대 | 22nm/28nm | 비-크리티컬 layer, 300+ wph |
| XT:1900Gi 등 (ArF) | ~50대 | 40nm/65nm | 레거시 노드 |
| XT:1000K / XT:1450G (KrF) | ~150대 | 80nm/110nm/130nm | 중간 layer |
| XT:400L (i-line, 365nm) | ~150대 | 250nm+ | 백엔드, 패키징 |
| 레거시 DUV/i-line 소계 | ~430대 | — | — |
| 카테고리 | 대수 | 평균 단가 | 총 자산가치 |
|---|---|---|---|
| High-NA EUV | 1대 (+1 예정) | ~$380M | $0.3-0.7B |
| Low-NA EUV | ~200대 | ~$150M | ~$30B |
| DUV ArFi | ~120대 | ~$75M | ~$9B |
| DUV ArF Dry + KrF + i-line | ~430대 | ~$10M | ~$4B |
| 총 ASML 보유 | ~750대 | — | ~$43-44B |
"왜 1대 $380M짜리 High-NA가 필요한가? 나노수가 줄어드나? 수율이 좋나?" — 핵심 차이를 4가지 관점으로 정리.
NA = 렌즈가 빛을 얼마나 넓은 각도로 모을 수 있는가. 카메라 조리개 크기에 해당. NA가 클수록 더 선명한 패턴 가능.
| 항목 | Low-NA EUV | High-NA EUV | 차이 |
|---|---|---|---|
| NA 값 | 0.33 | 0.55 | 1.67배 |
| 광원 파장 | 13.5nm | 13.5nm | 동일 (EUV) |
| 단일노출 해상도 | ~13nm | ~8nm | 1.67배 미세 |
| 장비 단가 | $180M | $380M | 2.1배 비쌈 |
| WPH (시간당 wafer) | 230 | 175 | 24% 감소 |
| 한 번 노출 면적 | 26 × 33mm (full-field) | 26 × 16.5mm (half-field) | 절반 |
| 대표 모델 | NXE:3800E | EXE:5200B | — |
해상도 공식 (Rayleigh): R = k₁ × λ / NA. λ는 동일(13.5nm), k₁ ≈ 0.3 → NA 1.67배 커지면 해상도 1.67배 미세해진다.
나노수가 직접 줄어드는 게 아니다. 칩 메이커가 더 작은 트랜지스터를 경제적으로 만들 수 있게 해준다. 결정적 차이는 여기에 있다.
| 관점 | 정답 |
|---|---|
| 나노수 감소? | 직접 줄이는 게 아니라, 2nm 이하 노드를 경제적으로 만들 수 있게 함. Low-NA로도 1.4nm 가능하지만 마스크 30+장 필요 → 비현실적 |
| 수율 향상? | 단일 장비 수율은 비슷하거나 초기엔 약간 낮음. 그러나 멀티패터닝 제거로 노드 전체 수율은 5-15%p 개선 (오버레이 누적 에러 제거) |
| 처리량(속도)? | WPH는 230 → 175로 24% 감소. 그러나 노출 횟수 1/2~1/3로 줄어 layer당 cycle time은 단축. 결국 fab 전체 throughput은 증가 |
| 총 비용? | 장비가 2.1배 비쌈. 그러나 마스크 매수·공정 시간·수율 패널티 종합하면 1.4nm 이하 노드에서는 High-NA가 경제적 |
마스크 한 변이 절반(half-field). 큰 die(예: NVIDIA GPU 800mm²)는 두 번 노출 후 스티칭(stitching) 필요. 오버레이 0.7nm 정확도 필수
0.55 NA용 마스크 + pellicle 새로 만들어야 함. 마스크 1세트 ~$1억. 마스크 인프라 재구축 비용 fab당 $500M+
더 작은 점에 빛 집중 → 광원 출력·resist 화학 새로 개발. 초기 도즈 50 mJ/cm² 한계로 WPH 손실
1대 $380M (Low-NA 2.1배). 2030 Hyper-NA(NA 0.75)는 $600-800M 예상. fab capa당 자본 회수 길어짐
EUV는 거울 반사 광학 (렌즈 없음). NA 키울수록 거울 정밀도 요구 폭증. Zeiss 6년 R&D로 미러 시스템 구축
EXE:5200B 설치+캘리브레이션 6-12개월 (Low-NA 3개월). 가동 시작까지 ROI 지연
Low-NA EUV = "13nm 한계 + 멀티패터닝으로 1.4nm까지 짜내기" ($180M)
High-NA EUV = "8nm 단일노출로 1.4nm 이하를 깔끔하게" ($380M)
장비는 2배 비싸지만 마스크 매수·공정 시간·수율 패널티를 종합하면 1.4nm 이하 노드에서는 High-NA가 경제적.
| 회사 | 선택 | 이유 |
|---|---|---|
| Intel | 14A부터 High-NA 즉시 도입 (2027) | 14A 양산에서 즉시 8nm 단일노출 필요. 멀티패터닝 도박 회피. 3대 보유 (글로벌 최다) |
| Samsung | 1.4nm부터 도입 (2027) | Intel과 유사 전략, 1-2대 보유. 2nm는 Low-NA 멀티패터닝 |
| TSMC | 2029년 본격 도입으로 연기 | A13에서 High-NA 없이 6% 면적 절감 달성 → 비용 사유로 연기. 현재 R&D용 1대만 보유 |
EUV layer 수 = 한 wafer가 EUV 스캐너를 통과하는 횟수. 노드가 발전할수록 증가.
| 노드 | EUV layers | EUV 모델 | DUV 모델 (비-EUV layer) | 총 마스크 | 양산 시작 |
|---|---|---|---|---|---|
| N7+ (7nm 2세대) | 4 | NXE:3400B | NXT:2000i/1980i | ~87 | Q2 2019 |
| N6 | 5-6 | NXE:3400B/C | NXT:2000i | ~85 | 2020 |
| N5/N5P | 10-14 | NXE:3400C/3600D | NXT:2000i/2050i | ~81 | Q2 2020 |
| N4P/N4X | 14-16 | NXE:3600D | NXT:2050i | ~80 | 2022-2023 |
| N3/N3E | 20-25 | NXE:3600D/3800E | NXT:2050i/2100i | ~80 | Q4 2022 |
| N2 (2nm GAA) | 25-30 | NXE:3800E (주력) | NXT:2100i | ~80 | Q4 2025 |
| A14 (1.4nm) | 30+ | NXE:3800E (Low-NA 멀티패터닝) | NXT:2100i | ~85 | 2027-2028 |
| A13/A10 | 30+ (Low-NA) 또는 15-20 (High-NA) | EXE:5200B/C (선택) | NXT:2100i | ~70-85 | 2029+ |
| Fab | 위치 | 주력 노드 | 월 capa (300mm) | EUV 보유 | 2026 상태 |
|---|---|---|---|---|---|
| Fab 12 | Hsinchu (대만) | 16/12/7/5nm | ~100K wafer/월 | NXE:3400B/C 다수 | 양산 |
| Fab 14 | Tainan (대만) | 28/16/10nm | ~110K wafer/월 | 없음 (DUV) | 양산 |
| Fab 15 | Taichung (대만) | 16/7nm | ~90K wafer/월 | NXE:3400B 일부 | 양산 |
| Fab 18 | Tainan (대만) | 5nm/3nm 주력 | ~140K wafer/월 | NXE:3600D/3800E 다수 (80+대 추정) | 풀가동 |
| Fab 20 | Hsinchu (대만) | 2nm 메인 (P1) | 25K→65K (2027) | NXE:3800E 신규, EXE:5000 R&D 인접 | 램프업 (Q1 2026) |
| Fab 22 | Kaohsiung (대만) | 2nm 양산 (1st) | ~30K wafer/월 | NXE:3800E 다수 | 양산 시작 (Q4 2025) |
| Fab 21 Arizona | 미국 Arizona | 4nm (P1) / 3nm (P2) | ~20K wafer/월 | NXE:3600D/3800E | P1 양산 (2025) / P2 2027 |
| JASM (Kumamoto) | 일본 | 22/16/12nm | ~55K wafer/월 | 없음 (DUV) | 양산 |
| ESMC (Dresden) | 독일 | 12/16nm | ~40K wafer/월 (목표) | 없음 (DUV) | 2027 양산 예정 |
EUV 집중도 — Fab 18(Tainan, 5/3nm) + Fab 20(Hsinchu, 2nm) + Fab 22(Kaohsiung, 2nm) 3개 fab에 EUV의 약 75%(~150대) 집중. Arizona fab은 30대 정도 도입 예상 (2025-2027).
| 시점 | 도입 장비 | 설치 fab | 비고 |
|---|---|---|---|
| 2024 H1 | NXE:3800E (첫 설치) | Fab 18 / 20 | 3세대 EUV, 2nm/A14 준비 |
| 2024 H2 | EXE:5000 1대 (R&D) | Hsinchu R&D | High-NA 평가, A14 후보 검토 |
| 2025 전체 | NXE:3800E 30+ 대 추정 | Fab 20 (Hsinchu), Fab 22 (Kaohsiung) | 2nm 양산 라인 구축 |
| 2025 Q4 | Fab 22 첫 2nm 양산 시작 | Kaohsiung | NXE:3800E + NXT:2100i 조합 |
| 2026 Q1 | NXE:3800E 230 wph 업그레이드 | 전체 fab | throughput 17% 증가 |
| 2026 (전체) | Low-NA EUV 30-40대 + ArFi 20대+ 추정 | Fab 20, Arizona | 2nm 풀가동 + A14 준비 |
| 2026 Q4 | EXE:5200B 첫 양산 도구 | Hsinchu R&D 인근 | High-NA 양산 도입 평가용 |
| 2027 | EXE:5200B 추가 1-2대 예상 | Hsinchu | A14 평가 + 2029 양산 준비 |
| 2029+ | High-NA EUV 본격 도입 (70대 추정 누적) | 전 fab | $26.6B 자본투입 (70 × $380M) |
중국 최대 노광장비 제조사. SSA800-10W(28nm 등급, 2023 발표). TSMC 도입 사례 0건. ASML 대비 14년 격차.
SMIC·YMTC 등 중국 fab은 SMEE를 일부 도입 평가 중이나, TSMC는 전무.
AMEC은 자사 식각 장비가 TSMC supply chain 65nm-5nm-3nm에 사용된다고 주장. TSMC 공식 확인 없음.
TSMC 2nm fab(20/22)은 ALD, CMP, 식각 등 모든 공정에서 미국·유럽·일본 Tier-1 공급사만 사용. 중국 부품·장비 전체 배제.
| 회사 | EUV 보유 (추정) | 점유율 | High-NA | 주요 노드 |
|---|---|---|---|---|
| TSMC | ~200대 | 55-56% | 1대 (R&D) | N5/N4/N3/N2 |
| Samsung | ~50-60대 | 15-17% | 2대 (EXE:5200B, 2025-2026) | SF5/SF4/SF3/SF2 |
| SK Hynix | ~40대 | 11-12% | 0대 | 1a/1b/1c DRAM |
| Intel | ~30-35대 | 9-10% | 1대 (EXE:5000) + 2대 (EXE:5200B) | Intel 4/3/18A/14A |
| Micron | ~10대 | 3% | 0대 | 1a/1b DRAM |
| 기타 (Rapidus, Kioxia 등) | ~5-10대 | 2-3% | 0대 | 2nm (Rapidus 2027 목표) |